Предметом исследования является реализация «системы-на-кристалле» (system-on-chip - SoC) в ПЛИС типа FPGA (field–programmable gate array). Тесты для FPGA подразделяются на два вида: производственные и пользовательские. Пользовательский тест предназначен для обнаружения не всех, а только тех неисправностей в матрице, которые влияют на функционирование запрограммированноого в матрице объекта. В данной работе для матриц типа FPGA предлагается контролепригодная архитектура для самотестирования в полевых условиях реализованной в матрице SoC. Применение такой архитектуры не требует раскрытия тайны IP-ядер, что очень важно в методологии SoC.