Автор(ы): Аксенова Г. П. (ИПУ РАН, Лаборатория 27) НЕАКТУАЛЬНАЯ ЗАПИСЬХалчев В. Ф. (ИПУ РАН, Лаборатория 27) НЕАКТУАЛЬНАЯ ЗАПИСЬАвтор(ов): 2 Параметры публикацииТип публикации: Статья в журнале/сборникеНазвание: Метод параллельно-последовательного самотестирования в интегральных схемах типа FPGAНаименование источника: Автоматика и телемеханикаОбозначение и номер тома: № 1Город: МоскваИздательство: НаукаГод издания: 2007Страницы: 163-174 АннотацияПредлагается декомпозиция схем кристаллов ПЛИС для быстрого самотестирования на рабочих частотах без привлечения внешней аппаратуры. Библиографическая ссылка: Аксенова Г.П., Халчев В.Ф. Метод параллельно-последовательного самотестирования в интегральных схемах типа FPGA // Автоматика и телемеханика. 2007. № 1. С. 163-174.
