Автор(ы): Аксенова Г. П. (ИПУ РАН, Лаборатория 27) НЕАКТУАЛЬНАЯ ЗАПИСЬАвтор(ов): 1 Параметры публикацииТип публикации: ДокладНазвание: Обеспечение контролепригодности в матрице типа FPGAНаименование конференции: DESSERT (DEpendable Systems, SERvices & Technologies)Город: ХарьковИздательство: Национальный аэрокосмический университет им. Н.Е. Жуковского ХАИГод издания: 2007Страницы: 4 АннотацияЦель данной работы – выработать рекомендации по преобразованию матрицы FPGA так, чтобы повысить ее контролепригодность, что, в свою очередь, облегчит организацию тестирования устройства или системы, «зашиваемых» в неё, так как всё необходимое для тестирования будет выполняться автоматически. Библиографическая ссылка: Аксенова Г.П. Обеспечение контролепригодности в матрице типа FPGA / . Харьков: Национальный аэрокосмический университет им. Н.Е. Жуковского ХАИ, 2007. С. 4.