предложена иерархическая структура многоразрядного цифрового компаратора и дана схемная реализация всех логических блоков устройства в виде однокаскадных динамических элементовс непосредственными связями.